LSI設計

長年培った豊富な経験と技術の蓄積をもとに、要求仕様を実現させる最適設計と、きめ細かな検証を駆使し、ASIC開発のフロントエンド設計、FPGAのデザインサービスに対応いたします。

LSI設計

対応言語:VerilogHDL, VHDL, SystemC, SystemVerilog

  • ※1 ASIC開発のレイアウトはベンダ対応となります。
  • ※2 ご相談に応じて弊社にてサポートさせていただきます。

第三者検証技術

フォーマル検証

  • ● テストパターンの作成が不要で高速かつ網羅的に検証が可能
  • ● テストベンチの作成が不要で検証開始時期の前倒しが可能

フォーマル検証

機能カバレッジドリブン検証

  • ● UVM(※3)を用いた検証により,可読性・流用性が向上
  • ● 制約付きランダムテストパターンにより,様々な組合せの検証が可能

機能カバレッジドリブン検証

  • ※3 Universal Verification Methodology : 標準化団体Accellera で策定された検証手法